

EUROPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER : 01004013
 PUBLICATION DATE : 09-01-89


APPLICATION DATE : 26-06-87
 APPLICATION NUMBER : 62158905

APPLICANT : SONY CORP;


INVENTOR : SATO HIROSHI;

INT.CL. : H01L 21/02 H01L 21/18 H01L 21/304

TITLE : FORMATION OF SUBSTRATE



(1)



(2)

ABSTRACT : PURPOSE: To eliminate a part not bonded when substrates are to be bonded by a method wherein faces to be bonded of the substrates are curved in such a way that convex faces are faced at right angles or at a prescribed angle to each other, the faced convex faces are brought into contact with each other and, after that, both faces are bonded while the curved faces are respectively restored to a plane.

CONSTITUTION: Two disk-shaped wafers 1 and 2 to be bonded are prepared; a force is exerted on these wafers 1, 2; the wafers are deformed and curved to be U-shaped in such a way that faces to be bonded become mutually convex faces 1a, 2a and that the mutually convex faces 1a, 2a are faced at right angles or at nearly right angles to each other. Then, the convex faces 1a, 2a of the wafers 1, 2 which have been curved to be U-shaped are initially brought into contact with each other near the center A in such a way that they are faced at right angles or at nearly right angles to each other. In succession, a curved state is released, and the wafers 1, 2 are respectively restored to a plane state and are superposed; they are heated and are bonded. A contact part is extended radially from the center A or from a point-like contact position near the center; a surrounding gas such as the air or the like is expelled; accordingly, the two wafers 1, 2 are bonded closely to each other.

COPYRIGHT: (C)1989,JPO&Japio

⑨日本国特許庁 (JP)

⑩特許出願公開

⑪公開特許公報 (A)

昭62-265717

⑫Int.Cl.⁴

H 01 L 21/265
21/324

識別記号

庁内整理番号

C-7738-5F
C-7738-5F

⑬公開 昭和62年(1987)11月18日

審査請求 未請求 発明の数 1 (全 6 頁)

⑭発明の名称 ガリウムひ素集積回路用基板の熱処理方法

⑮特願 昭61-109149

⑯出願 昭61(1986)5月13日

⑰発明者 宮澤 信太郎 厚木市森の里若宮3番1号 日本電信電話株式会社厚木電気通信研究所内

⑰発明者 日向 文明 厚木市森の里若宮3番1号 日本電信電話株式会社厚木電気通信研究所内

⑰出願人 日本電信電話株式会社 東京都千代田区内幸町1丁目1番6号

⑰代理人 弁理士 田中 正治

明細書

1. 発明の名称 ガリウムひ素集積回路用基板の熱処理方法

2. 特許請求の範囲

1. ガリウムひ素からなる基板を高温長時間の第1の熱処理をした後に、該基板表面にイオン注入によりイオン注入窓を形成し、該イオン注入窓内のひ素空孔を増加させない条件下で、注入されたイオンを電気的に活性化するための高温短時間の熱処理を行うことを特徴とするガリウムひ素集積回路用基板の熱処理方法。

2. 特許請求の範囲第1項記載のイオン注入窓内のひ素空孔を増加させない条件が、上記イオン注入窓をシリコン酸化膜で覆うことによる特徴とするガリウムひ素集積回路用基板の熱処理方法。

3. 特許請求の範囲第1項記載のイオン注入窓内のひ素空孔を増加させない条件が、雰囲気をひ素蒸気とすることによる特徴とするガリウムひ素集積回路用基板の熱処理方法。

4. 特許請求の範囲第1項記載の第1の熱処理を、750°Cから1000°Cの範囲、5時間から30時間の範囲で行うことを特徴とするガリウムひ素集積回路用基板の熱処理方法。

5. 特許請求の範囲第1項記載の第2の熱処理を、750°Cから850°Cの範囲、15分から30分の範囲で行うことを特徴とするガリウムひ素集積回路用基板の熱処理方法。

3. 発明の詳細な説明

産業上の利用分野

本発明は、廉価に入手できる結晶欠陥(転位)を含んだ半絶縁性GaAs(ガリウムひ素)結晶基板を用いても、転位の存在による電気的不均一性が抑制されている高均一なイオン注入活性窓を形成する方法に関するものである。

従来の技術

電界効果型トランジスタ(FET)を用いたGaAs集積回路は、半絶縁性GaAs結晶基板表面にイオン注入により、FETの動作部(ノード活性窓)を形成して製造されるのが一般

的であるが、このn形活性層の電気的均一性が基板全域にわたって要求される。このため、用いられる結晶基板の均一性が活性層に強く反映される。

これまで結晶基板の不均一性要因に、(1)結晶中の欠陥である転位の存在と分布、(2)結晶中の歪分布、(3)電気的欠陥であるEL2(半絶縁性GaAs結晶に特有な欠陥の総称、Ga格子位置にAsが入ったものといわれている)濃度の不均一分布が挙げられている。

この中で(3)のEL2濃度の分布は、(1)の転位の分布と密接に関係している。(2)の歪分布については歪分布を均一にすることによるFET特性の均一性改善は認められるものの、その効果の理由については不明な点が多い。他方、結晶欠陥である転位自身、あるいは転位密度がFET特性を左右することが明確になりつつあり、結晶の無転位化が進展し、Inを添加した無転位結晶が実現されており、(App I. Phys. Lett. Vol. 44 No. 6

際に、注入表面を窒化膜、酸化膜などで覆って行う場合には、その膜種によって均一性が左右されることもよく知られているが、その理由については明確ではない。

発明が解決しようとする問題点

本発明の一つの目的は、極く一般的な液体封止引上げ(Liquid Encapsulated Czochralski: LEC)法による有転位結晶がもつ電気的不均一性を低減する方法を提供するもので、無転位結晶の品質に近い均一性が得られることから、廉価な結晶をGaAs集積回路用基板として用いることができる。

問題点を解決するための手段

本発明は、ガリウムひ素からなる基板を高温長時間の第1の熱処理をした後、その基板表面にイオン注入によりイオン注入層を形成し、そのイオン注入層内のひ素空孔を増加させない条件で、注入されたイオンを電気的に活性化するための高温度時間の第2の熱処理を行うこと

1985 P 620-622)、FET特性の均一性は極めてよいことが実証されている。

しかしながら、このIn添加無転位結晶の製造は極めて難しく、Inの偏析による欠陥の発生、長尺な単結晶が得意い、結晶の電気的品質の再現性が乏しいなどいくつかの問題を抱えており、従って、In添加無転位結晶の価格も通常の有転位結晶に比べ数倍も高価であることから、GaAs集積回路のに実用化の一つのネックになっている。


一方、本発明者らはApp I. Phys. Lett. Vol. 44 No. 4 1984 P 410-412において、基板結晶を高溫で長時間熱処理を施すことにより、結晶の電気的不均一性は1/2に改善されることを見出している。しかしながら、熱処理後の結晶の電気的均一性は、上記のIn添加無転位結晶に比べれば、1/2~1/3ほど悪いことも判っている。

また、イオン注入後の活性化アニールをする

を特徴とする。

作用

第2図は、LEC法で製作された結晶中の転位周辺での欠陥分布モデルを示す。転位によつわる現象として、転位周辺にはEL2と称される固有欠陥が存在することは確かめられている。EL2の正体は、As_{Ga}(Ga格子位置に入ったAs)アンチサイト欠陥であると云われており、As格子位置からAsが抜け出しGa格子位置に入ることによって生じる。このとき反応式は、



で与えられる。ここにAs_{As}は正規の格子位置にあるAs、V_{Ga}はGa空孔、V_{As}はAs空孔である。このときの熱力学的定数Kは、[As_{As}] · [V_{As}] / [As_{Ga}] · [V_{Ga}] ([As_{As}] ≈ 1) である。

従って、転位周辺でEL2が増加していることは[V_{As}] / [V_{Ga}] 比が減少していること

を意味する。一方、結晶中には Ga 空孔 (V_{Ga}) や As 空孔 (V_{As}) が、 10^{19} cm^{-3} 台存在していると言われている。また、転位周辺で As_i (侵入形 As、すなわち格子間隙に入ったひ素) が多いと、反応式



により、 V_{As} 濃度は減少することになる。すなわち、結晶中の不均一性をもたらす転位の周辺は、 $[V_{As}] / [V_{Ga}]$ 比が小さいことを意味している。

FET の能動層は一般に Si イオンをイオン注入、活性化することで形成される。Si は GaAs に対して両性で、As サイトに入った Si (Si_{As}) はアクセプタ、Ga サイトに入った Si (Si_{Ga}) はドナとして働く。従って、転位周辺では $[V_{As}] / [V_{Ga}]$ 比が小さい、すなわち As 空孔に比して Ga 空孔が多いので、イオン注入された Si は、As 格子位置よりも Ga 格子位置の方に多く入り、その結果アクセプタに比してドナが多くなり、電子からなるキ

ャリアが増大する。このキャリア増大は、集積回路用基板上に形成された FET の閾値電圧を負にシフトする結果となり、転位から離れた FET と近い FET とで、キャリア濃度のはらつきが生じ、その結果閾値電圧に違いが生じ、これが閾値電圧のはらつき原因となる。

本発明者等は、基板結晶を、高温長時間熱処理をすれば、FET 特性の転位による影響は低減されることを明確にした。すなわち、第3図は、転位からの距離（横幅）による FET の閾値電圧（緩軸）が変化する様子を示している。例えば 800°C で 14 時間熱処理した基板を用いると○印のように閾値の変動幅 ΔV_{th} は 1/2 以下となる。これは、第1図のモデルより、高温アニール（熱処理）中に、転位上に形成された As 斷出物から As が放出され、 As_i として格子間隙に拡散され、 As_i の分布する範囲が広くなる結果、(2) 式より $[V_{As}]$ が減少し、 $[V_{As}] / [V_{Ga}]$ 比が増加し、その後イオン注入するとイオン注入された Si は As 格子位

置よりも Ga 格子位置の方に多く入り、閾値電圧の低下をもたらすとして説明できる。従って、高温長時間アニールは、ひ素空孔を減少させる効果があるといえる。

逆に、結晶表面で $[V_{Ga}]$ 濃度を増加させることができれば、第1図に示した $[As_i]$ 分布による僅かな $[V_{As}]$ 変動分は、 $[V_{As}] / [V_{Ga}]$ 比の大大幅な低下をもたらすことが期待でき、上記のような $[V_{As}]$ の増加による影響を抑制することができる。この $[V_{Ga}]$ 増加の為には、イオン注入後のアニールで結晶表面から Ga 原子をとり除くような膜をつけることで実現できる。そのためには、SiN 膜よりも SiO_2 のような酸化膜が適していることがわかった。すなわち、Ga は SiO_2 膜中に拡散しやすく、SiN 膜にはほとんど拡散しない。

したがって Ga 空孔の増加により、ドナの濃度すなわちキャリア濃度のはらつきが抑制され、その結果、閾値電圧のはらつきが抑制されることになる。

以上のように、従来は全く論議されていなかった転位周辺での欠陥モデルを提唱し、実験で確認することにより、転位の影響を低減できる方策を新しく抽出することができた。

第1図は、本発明により FET の能動層を形成する第1の実施例を説明する図であり、(1) は結晶インゴット 1 を高温長時間熱処理した後に切断・研磨してウェハ 2 とする。(2) は結晶インゴット 1 をウェハ 2 にした後に、ウェハ 2 の状態で高温長時間熱処理をする。(1)、(2) 共以後は同様である。

すなわち、これらウェハ 2 に Si イオン 3 を注入し、注入イオンの活性化のアニールを施す際、Ga 空孔濃度 V_{Ga} を基板表面、すなわちイオン注入層 4 内で増加させる目的で、 SiO_2 膜 5 を気相成長法等適当な方法で付着させ、800°C で 15 分前後アニールをする。アニール後、 SiO_2 膜 5 を除去する。こうして形成された集積回路用基板 6 を用いて FET 等の能動層を形成する。

次に、高溫長時間熱処理の効果について実験データをもとに説明する。

第4図は、800°Cで24時間熱処理した集積回路用基板にFETを形成して、その閾値電圧（横軸）の分布をウェハ上<110>面内の中心からの距離（横軸）に対して●印で示しており、熱処理を施さない場合は○印で示している。無熱処理ウェハでは、閾値の変動は大きく、その不均一性を示す標準偏差 δV_{th} は119mVであったものが、高溫長時間熱処理により59mVに減少し、熱処理効果は約1/2であることが判る。この時の注入イオン活性化にはSiN膜（シリコン酸化膜）を保護膜として用いた。

次に、注入イオン活性化アニールの為の保護膜としてSiO₂（シリコン酸化膜）を用いた例が第5図であるが（横軸はシートキャリア濃度Ns、横軸は<110>面内の中心からの距離）、SiN膜を用いた場合に比べてイオン注入活性層のキャリア濃度Nsのはらつきは、約

1/2に低減されている。SiN膜を用いた場合の破線の、いわゆるW形分布は、ウェハ面内の転位分布（○印）であるW形分布を反映している。この場合、ウェハには、イオン注入前の高溫長時間熱処理は施していない。FETの閾値電圧 V_{th} は

$$\begin{aligned} V_{th} &\equiv V_{bi} - (q/2\epsilon\epsilon_0)n' \cdot d^2 \\ &= V_{bi} - (q/2\epsilon\epsilon_0)ns' \cdot d \end{aligned} \quad \dots \dots \quad (3)$$

で近似される。ここに V_{bi} はショットキー障壁電圧で約0.8V、 ϵ 、 ϵ_0 は比誘電率と真空の誘電率、 q は単位電荷、 n' は活性層のキャリア密度、 N_s は活性層のシートキャリア濃度、 d は活性層の深さ（～0.14μm）である。（3）式から、シートキャリア濃度の均一性によりFETの閾値 V_{th} の均一性を評価できるから、第5図のSiO₂膜を用いたアニールの場合は、SiN膜を用いたアニールに比べ、 δV_{th} は約1/2以下になることがいえる。

本発明の主旨は、前述の欠陥モデルから初め

て明白にできた転位の影響を抑止するために、第4図に示した高溫長時間熱処理の効果と、第5図に示した注入イオン活性化アニール用保護膜にSiO₂膜を用いて得られる効果を組合せて、相乗的に均一性を向上させることができることを提示するものである。

第6図は、800°Cで15時間熱処理したウェハにイオン注入後の保護膜にSiO₂膜を用いたときの、シートキャリア濃度の均一性を示したもの（横軸はシートキャリア濃度、横軸はウェハ中心からの距離）、高溫長時間熱処理、SiO₂保護膜を用いたアニールを単独に行つた場合に比べて、不均一性、すなわちシートキャリア濃度のはらつきは、1/2に減少、すなわち均一性は向上していることが判る。イオン注入前の長時間熱処理とSiO₂保護膜を用いたイオン注入活性化アニールの併用によって、各々の均一化向上が相乗的に作用し、例えばシートキャリア濃度のはらつきは、±2.5×10¹¹/cm³（第5図、SiN膜を用いた場合）

のものが、±0.4×10¹¹/cm³（第6図）に減少している。これは単独で処理した場合の1/2に減少することに比して、さらに減少しており、明らかに相乗効果があると認められる。

本実施例では、高溫長時間熱処理の条件は、800°Cで15、24時間の例を示したが、少なくとも750°C以上、5時間以上で、温度が低ければ長時間、高ければ短時間でよいことは明らかである。熱処理条件は、750°C～1000°C、5時間～30時間が好適である。熱処理条件は、本発明の主旨を限定するものでない。また、 V_{Ga} 濃度を増加させ得る注入イオン活性化アニール用膜は、SiO₂膜について述べたが、一連の酸化膜、例えばSiO_{2-x}N_x膜のような化合物からなる膜でもよく、要は注入されたSiイオンの活性化を促進する膜であれば、本発明の主旨を逸脱しない。さらにつき加えれば、SiO₂膜の代りに、As雰囲気中でアニールすることで、本発明の基本となっているモ

モデルを考えると、活性層中に As_i を増加させること、すなわち As の空孔を増加させないことになるから、高溫長時間熱処理の効果と同じことになり、従って高溫長時間熱処理基板と、 As 雰囲気中のアニールとの組合せても、本発明の主旨に沿っていることは明らかである。

発明の効果

以上説明したように、高溫長時間熱処理による均一性向上効果と、 V_{Ga} を増加させる SiO_2 保護膜（あるいは SiO_2 系膜、あるいは As 雰囲気）による注入イオン活性化アニールの均一性向上効果を組合せることによって、 As_i を増加させる相乗効果により、シートキャリア濃度や回路電気等の均一性がよい。すなわちより均一性のよい電気的活性層を有する集積回路用基板を得ることができる。

4. 図面の簡単な説明

第1図は、本発明の実施例を示す略報図である。

第2図は、転位周辺の欠陥モデルを示す図で

ある。

第3図は、転位からの距離によるFET閾値の変化を示す図である。

第4図は、集積回路用基板面上の閾値変化を示す図である。


第5図は、 SiO_2 膜と SiN 膜で比較したシートキャリア濃度の分布を示す図である。

第6図は、高溫長時間熱処理と SiO_2 膜アニールの組合せによるシートキャリア濃度の分布を示す図である。


出願人 日本電信電話株式会社

代理人 弁理士 田中正治


第1図




第2図




第3図



第4図



第5図



第6図

